• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1983001552A1
    申请号:PCT/JP1982/000416
    申请日:1982-10-21
    公开日:1983-04-28
    发明作者:Corporation Sony
    申请人:Yamada, Hisafumi；Kuriki, Choei；Saito, Junya；
    IPC主号:H04N5-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称 基準時刻検 出回路
    [0003] 技術分野
    [0004] 本発明は、 例えば ビデオ信号段に い て ゴ ー ス ト を 除去す る ゴー ス ト 除去装置に使用 し て好適な基準時刻 検出回路に関する。
    [0005] 背景技術 '
    [0006] 例えば第 1 図 におい て、 ア ン テ ナ（1)から の信号がチ ユ ーナ（2)、 映像中間周波増幅器（3)を通 じて映像検波回 路（4)に供給され、 ビデオ信号が検波される。 こ の ビデ ォ信'号が先行 ゴ ース ト の除去期間に対応する遅延回路 (5)を介し て合成器（6)に.供耠され る と 共に、 後述する ト ラ -ン ス バーサル フ ィ ル タ カ、ら の ゴ ー ス ト を模擬 した打 消,用信号がこ の合成器（6)に供給されて、 こ の合成器（6) から ゴ一ス ト の除去された ビデオ信号が 出力端子（7)に 取 り 出 される。
    [0007] さ ら に映像検波 回路（4)から得ら れる ビデ オ信号カ ト ラ ン ス バーサル フ ィ ル タ を構成する遅延回路（8)に供給 さ れる 。 こ の遅延回路（8)は、 サ ン プ リ ン グ周期 （ 例え ば 1 0 〔 n s〕 ) を単位 とす る遅延要素が？ 玆段 （ π個 ） 接銃 されて先行 ゴ ー ス ト 除去期閭 と 等し い遅延時間 と され る と 共に、 各段間から n 個の タ ッ プが導出 された も の であ る。 こ の各タ ッ プから の信号がそれぞれ乗算 器で構成された重み付け回路 （9 ι ) ， ·（ 92 ) ( 9η ) に 供給される。
    [0008] さ ら に遅延回路（8)の終端から の信号がモ ー ドス ィ ッ チ (10)の端子 （10 f ) に供給され、 ま た合成器（6)の 出力'信 号がス ィ ッ チ の端子 （10 b ) に供給され る。 こ のス ィ ツチ do)から の信号が遅延回路 αΐ)に供給される。 こ の遅 延回路 (11)はサ ン プ リ ン グ周期を単位と する遅延要素が 複数段 （ m個 ) 接続されて後行 ゴ一 ト の除去期間 と- 等し 遅延時間 と される と 共に、 各段間から m個の タ ッ プが導出されたも のであ る。 こ の各 タ ッ プから の信 号がそれぞれ乗算器で構成された重み付け回路 （12 ι)， ( 122 ) —— ( 12m) に供給さ'れる。 .
    [0009] また合成器（6)から の ビ デ オ信号が減算回路. (13)に供給 される。 さ ら に遅延回路（5)から の ビ デ オ信号が同期分 離回路（14)に供給され、 分離された垂直同期信号が檩準 波形形成回路（15)、 口 一パ ス フ ィ ル タ （16)に供給されて垂 直同期信号の前鎵 の ス テ ッ プ波形に近似した標準 波形が形成される。 こ の襟準波形が減算回路 α3)に供給 される。
    [0010] こ の溉算回路 tt から の信号が微分回路（Γ7)に供給され て ゴ一ス ト が検出 され る。
    [0011] こ こ でゴース ト の筷出測定用の信号 と し ては、 葆準 テ レ ビ ジ ョ ン信号に含まれてお り 、 し力 も でき るだけ 長い間他の信号の影餐を受けないも の例えば垂直同期 信号が用い られる。 すな わち第 2 図 に示すよ う に、 垂
    [0012] OMPI 直同期信号の前縁 と その前後の ± ½ H ( Hは水平 期間 ） は他の信号の影響を受けな い。 そ こ でこ の期間 の信号から上述の標準波形を減算 し、 こ の減算信号を 微分し て重み付け係数を検出する。
    [0013] 例えば遅延時間 て で ビ デ オ信号 と の位相差 Ψ (==o>cて.、 但し、 o>c は高周波段での映像搬送角 周波数 ） が 45 の ゴ 一 ス ト が含ま れる場合には、 第 3 図 A に示-す よ う な 波形の ビデオ信号が現れる。 こ れに対 し て'こ の信号が 微分され、 極性反転され る こ と で第 3 図 B に示す微分 波形の ゴ ー ス ト 検出信号が得られ、 こ の微分波形は、 近似的に ゴ ー ス ト 'の ィ ン パ ル ス応答 と みなすこ と がで ぎ る。 .
    [0014] そ し て、 微分回路な7)から現れる微分波形の ゴ ー ス ト 検出信号が ア ン プ（18)を介し て直列接続 されたデマ ル チ プ レ ク サ（19) ， （20)に供給される 。 こ の デ マ ル チ プ レ ク サ (19) ， （20)は、 遅延回路（8) ， （IDと 同様にサ ン プ リ ン グ周期 を単位と する遅延要素が複教段接続される と 共に、 各 段間から m個及び ]! 個の タ ッ プが導出 された も のであ る。 こ の各 タ ッ プの 出力がそれそれス ィ ッ チ回路（21ι),5
    [0015] 20 (212) (21π) , (22ι) , (222) …… （22m) に供給さ れ 0
    [0016] ま た同期分離回路 )から の垂直同期信号が ゲー ト パ ル ス 発生器^に供給され、 上述の垂直同期信号の前縁 - V JE から H区間の終端に対応す る ゲ一 ト パ ル ス が形 成され、 こ のノ、· ル ス に よ ってス ィ ツ チ回路 （21ι) 〜
    [0017] (22m) 力 オ ン さ れる 。
    [0018] こ のス ィ ッ チ回路 （2li ) 〜 （22m) から の信号がそれ ぞれア ナ π グ累算器 （24i) , (242) —— （24n)、 （25ι)， (252) —— （25m) に供給される。 こ の アナ ロ グ累算器 (24ι) 〜 （25m) から の信号がそれぞれ重み付け回路
    [0019] (9ι) 〜 （9η) 、 （12ι) 〜 （12m) に供給される。
    [0020] これら の重み付け回路 （9ι：) 〜 （9η) 、 (12ι) 〜
    [0021] (12m) の 出カが加算回路 で加算されて打消用信号が 形成される。 そし て こ の打消用信号が合成器（6)に供給 される。 .
    [0022] 上述の よ う に遅延回路（8) ， （11)、 重み付け回路 （9ι) 〜 （9η) 、 (12ι) 〜 （12m) 及び加算回路^にて ト ラ ン ス パ 一 サ ル フ ィ ル タ が構成され、 ゴ ー ス ト が除去され る。 こ の場合、 あ る垂直同期信号の前緣 と その前後の 土 ½ H区間の波形のひずみを検出し て重み付け係教を 定めたあ と、 それでゴ一 ス ト の消 し残 り が出たら更に 上述の検出を行ない、 消し残 り を減少させるためにァ ナ ロ グ累算器 （24ι) 〜 （25m) が設けら れてい る。
    [0023] なおモ 一 ドス イ ッ チ の切換えに よ り 、 後行 ゴー ス ト の除去を フ ィ ー ド フ ォ ワ ー ドモー ド及びフ ィ ー ドパ ッ ク モー ドに切換え る こ とができ る。
    [0024] さ ら に第 4 図は入力加算形の ト ラ ン スバーサル フ ィ ル タ を用 て ゴー ス ト の除去を行 う 場合であって、 図
    [0025] OMH 中第 1 図 と 同等の部分には同一符号を付し て詳細な説 明を省略する。
    [0026] 図において、 映像検波回路（4)から の ビ デオ信号が重 み付け回路 （9 ι：) 〜 （9n ) に供給され、 こ の重み付け回 路 （9 ι ). 〜 （9n ) からの信号がそれぞれ遅延回路（8)の入 力端子に供給される 。 こ の遅延回路（8)は、 サ ン プ リ ン グ周期を単位とする遅延要素が η 個接続される と共に、 各段間に η 個の入力端子が設け られた も のであ る。
    [0027] また合成器（6)の入力側及び出力側の信号がモ ー ドス イ ッ チ dO)の端子 （100 ，（10 ） に供給される。 こ の ス ィ ツ チ（10)から の信号が重み付け回.路 （12 ι ) 〜 （12m) に供 給され、 こ の重み付け回路 （1 2 ι ) 〜 （： L 2m) から の信号 がそれぞれ遅延回路 αΐ)の入力端子に供給される。 こ の 遅延回路 (11)は、 サ ン プ リ ン グ周期を単位とする遅延要 素が m個接続される と共に、 各段間に m個の入力端子 が設けられたも の であ る 。
    [0028] これらの遅延回路（8) ， （11)のそれぞれ終端から取 り 出 された信号が加算回路 (26)で加算されて打消用信号が形 成される。 そし てこ の打消用信号が合成器（6)に供給さ れる 0
    [0029] この回路において も、 上述の出力加算形の ト ラ ン ス バーサル フ ィ ル タ を用いた回路と 同様に ゴ 一 ス ト が除 去される。
    [0030] さ ら に、 上述の回路におい て微分回路 G7)を設けずに、
    [0031] OMPI ' デマ ル チ プ レ ク サ（19) , (20)の隣接 ビ ッ 卜 の 出力の差を使 つて差分出力を得、 こ の差分出力に て重み付けを行 う こ と も でき る。
    [0032] ま たデマ ルチ プレ クサ（19) ， （20)と 遅延回路（8) , (11)を共 通に し、 重み付け設定時に遅延回路に重み信号を供給 し、 こ れを記憶素子に記憶し、 以後 こ の記憶信号にて 重み付けを行 う よ う にする こ と も でき る。
    [0033] こ の よ う に し て、 例えば ビデオ信号段において ゴ一 ス ト を除去す る こ と ができ る。
    [0034] と こ ろでこ の よ う な ゴー ス ト 除去装眚に お て、 標 準波形の形成ゃス ィ ツ チ回路 （21 ι ) 〜 （22m) の ス イ ツ チ ン グ の タ イ ミ ン グは、 例えば垂直同期信号の前緣を 基準.時刻に し てい る。 その場合に、 こ の基準時刻の検 出には極め て高 精度が要求され、 実験的には 35 nsec 以内の精度が必要であ る と されてい る。
    [0035] と こ ろが従来の同期分離回路の場合、 回路内 に ロ ー パ ス フ ィ ル タ を含むために、 高域情報が欠落し、 信号 の立ち上力 ^ り 等がな まって し ま い、 こ の よ う に し て分 離された垂直同期信号から基準時刻を検出する と 時間 遅れを生 じ る おそれがあ る。
    [0036] そこ で、 例えば垂直同期信号の前緣を含む％ H期間 程度の マ ス キ ン グパ ル ス を形成し、 こ の マ ス キ ン グパ ル ス と ビ デ オ信号を用い て前緣の ト ラ ン ジ ッ ト を直接 検出する こ と が提案された。 f O PI しかしながら こ の方法の場合、 ノ イ ズ等の影響を受 けて誤検出を生 じやすい。 すなわち ト ラ ン ジ ッ ト を検 出する場合には、 ス レ ッシ ョ ル ド レベルを設けて信号 がこ の レ ベ ルを横切った と きを検出するが、 一般にこ の ス レ ッ シ ョ ノレ ト '、 レ ベ ル ま シ ン ク チ ッ プとペ デス タ ル レ ベ ル と の間の％の レ ベ ル に合される。 その場合に第 5 図 Aのよ う に ノ ィ ズレ ベ ルカ 小さい と きは極めて芷 確な検出が行われるが、 第 5 図 B の よ う に ノ イ ズ レ べ ルが大き ぐ、 この ノ ィ ズが ½のレ ベ ルを越える よ.う に なる と、 その度にエ ラーパ ル ス が発生し、 正しい時刻 の検出ができな く なる。 - これは検出回路の入力側に設けられる同期分離用の ク ラ ン プ回路の影響に よ り 、 特に弱電界時に シ ン ク チ ッ プ〜ペ デス タ ル部分が大幅に拡大され、 これに伴つ てノ イ ズ レ ベ ル も大幅に拡大されてし ま う ので悪影響 を生じ易 く な る。
    [0037] 本発明はこ の よ う な点にかんがみ、 簡単な構成で、 常に正確な基準時刻を得る こ と ができ る よ う に した も ' のである。
    [0038] 発明の開示
    [0039] すなわち、 本発明は、 ビ デ オ信号の基準時刻 とな る 同期信号の所定の ト ラ ン ジ ッ ト を検出する基準時刻検 出回路におい て、 所定の ト ラ ン ジ ッ ト を含むマ ス キ ン グパ ル ス と ビ デ オ信号を用いて基準時刻を検出する に
    [0040] O PI 当 り 、 ト ラ ン ジ ッ ト の検出 レ ベ ルを、 同期信号の レ べ ル の よ り 先端側に設け る と 共に、 こ の検出信号と マ ス キ ン グパ ル ス を フ リ ッ プ フ 口 ッ プ回路に供給し て出 力信号を得る よ う に した も のであ る。
    [0041] 従って本発明に よれば、 検出レ ベ ルを同期信号の レ ベ ル の ½ よ り 先端側に設けたこ と に よ り 、 基準時刻を マ ス キ ン グ ' ル ス の範囲の最初のパ ル ス で検出する こ と ができ 、 さ ら に こ の信号 と マ ス キ ン グ パ ル ス と を フ リ ッ ブ フ 口 ッ プ回路に供給し たこ と に よ り 、 極めて容 易に基準時刻信号を形成する こ と ができ る。
    [0042] 図面の簡単な説明
    [0043] 第 1 図〜第 4 図は ゴ 一 ス ト 除去装置の説明のための 図、 第 5 図は従来の回路の説明のための図、 第 6 図は 本発明の一例の構成図、 第 7 図はその説明のための図、 第 8 図は他の ゴ ー ス ト 除去装置の構成図、 第 9 図はそ の説明のための図である。
    [0044] 発明を実施するための最良の形態
    [0045] 以下に図面を参照しなが ら、 本発明の一実施例につ て説明し ょ う 。
    [0046] 第 6 図 において、 （31)は ビ デオ信号の供給される入力 端子であっ て、 こ の端子 (3 から の信号が比較器 (32)及び ロ ー パ ス フ ィ ル タ （33)から な る 同期分離回路に供給され、 こ の 口 一 ノヽ。 ス フ ィ ノレ タ （33)力 ら の信号力 ^ 口—ノ ス フ ィ ノレ タ から な る垂直同期分離回路 (34;に供給される。 こ の分
    [0047] 〇M I― 離回路 (34)で分離された垂直同期信号がマ ス キ ン グ パ ル ス 形成回路 (35)に供給され、 垂直同期信号の前緣を含む ½ H期間に 相当する マ ス キ ン グ パ ル ス が形成され る 。
    [0048] ま た入一力端子 (31)から の信号がク ラ ン プ用の コ ン デン サ (41)を通 じてバ イ ァ ス 回路を構成する ト ラ ン ジ ス タ（42)、 抵抗器 (43)、 定電流源 (44)の直列回路の抵抗器 (43)及び定電 流源 (44)の接続中点に供給され る。 さ ら に こ の接続中点 の信号が差動ア ン プを構成する 一方の ト ラ ン ジ ス タ （45) のベー ス に供給される。 ま た他方の ト ラ ン ジ ス タ （46)の ベ ー ス に 、 パ イ ァ ス 回路を構成する ト ラ ン ジ ス タ （47)、 抵抗器 (48)、 定電流源 (49)の直列回路の抵抗器 (48)及び定電 流源 (49)の接続中点から の電圧が供給され る。 そ し て ト ラ ン ジ ス タ （46)の コ レ ク タ を流れる信号電流が カ レ ン ト ミ ラ 一回路 (50)を通 じて取 り 出 される。
    [0049] さ ら に こ の信号がス ィ ツ チ（51)を通 じて 口 一パ ス フ ィ ル タ （52)及びバ ッ フ ァ ア ン ブ (53)に供給され、 ま たス イ ツ チ (54を通 じて 口 一 パ ス フ ィ ル タ （55)及びバ ッ フ ァ ア ン プ
    [0050] ¾に供給さ れる。 こ のバ ッ フ ァ ア ン プ (53) ， （3 か ら の信 号が抵抗器 (57) ， 68)で加算されて比較器 (59)に供給され る。 ま たカ レ ン ト ミ ラ ー回路 (50)か ら の信号が比較器 (59)に供 耠され る。 - こ の比較器 (59)から の信号が： D フ リ ッ プ フ ロ ッ ブ回路
    [0051] (SO)の D端子に供給され る と 同時に極性反転されて フ リ ッ プフ 口 ッ プ回路 のク リ ァ端子に供給され る。 ま た
    [0052] O PI WIP 一 形成回路 63からのマス キ ン グパルス が フ リ ッ ブ フ ロ ッ ブ (60)のク ロ ッ ク端子に供給され、 こ の フ リ ッ プ フ ロ ッ ブ回路 (60)の出力が出力端子 (61)に取 り 出される。 こ の回路において、 カ レ ン ト ミ ラ一回路 0)； ^らは、 例えば第 7 図 Aのよ う な信号が取 り 出される。 こ の信 号に対して、 ス ィ ッ チ (51) ， ^を例えばそれぞれ第 7 図 B ， Cに示す期間にォ ンさせる。 これに よ り バ ッ フ ァ ア ン プ (53) ， mからは、 それぞれ同期信号のペデス タ ル 及びシン ク チ ッ ブの レベルに相当する電位 （ , E2 ) 力 得られる。 これらの電位が抵抗器 ， （58)で加算され る。 こ こ で抵抗器 (57) ， (58)の抵抗値を ， ¾2 とする と、 加算に よって得られる電位 E3 は
    [0053] R i + とな り 、 Ι½ く とすれば
    [0054] Ε ！ + Ε
    [0055] Ε3 <
    [0056] 2 となる。 こ の電位 Ε3 が例えば第 5 図 Β の鎖線のレべ ルになる よ う に抵抗値 i , 1½ が調整される。
    [0057] この電位： E3 が比較器 (59)に供耠されるこ と に よ り、 比較器 (59)からは第 7 図 Dのよ う な信号が取 り 出される —方マ ス キ ン ク' パ ル ス形成回路 (35)からは第 7 図 Eの よ う な信号が出力される。 そしてこれらの信号がフ リ ツ プフ ロ ッ ブ回路 (60)に供給される こ と に よ り 、 第 7 図 P の よ う な信号が出力端子 (61)に取 り 出 され る。
    [0058] こ う し て基準時刻の検出が行われる わけであ るが、 本発明に よ れば、 検出 レ ベ ルを同期信号の レベ ル の ½ よ り 先端側に設けた こ と に よ り 、 基準時刻を マ ス キ ン グパ ル ス の範囲の最初のパル ス で検 出す る こ と ができ さ ら に こ の信号と マ ス キ ン グ パ ルス と を フ リ ッ ブ フ 口 ッ プ回路に供給'し た こ と に よ り 、 極め て容易 に基準時 刻信号を形成す る こ と ができ る 。
    [0059] なお比較器 (59)に供給される検出 レ ベ ル （ 電位 E3 )は 上述の よ う に固定ではな く 、 ノ イ ズを検出 し てその レ ベノレ に応 じて可変 と な る よ う に し て も よ い。
    [0060] さ ら に本発明は、 デマルチ プ レ ク サ と 遅延回路を共 通に し た ゴ ー ス ト 除去装置において特に有効に利用で ぎ る o
    [0061] すな わち第 8 図はその よ う な ゴ一 ス ト 除去装置の
    [0062] 例を示す。 なお図は簡単の為、 後行 ゴ ー ス ト を入力加 算形の ト ラ ン ス サ ノレ フ ィ ノレ タ で、 フ ィ ー ド ッ ク モ 一 ドに て除去する場合を示 し てあ る。
    [0063] 図に おい て、 ア ン プ（18)力 ら の ゴ一 ス ト 検出信号がス ィ ツ チ (71)を通 じて遅延回路 (11)に供給され、 各段間のタ ッ プから の信号が抵抗器 （72i) （722) —— (72m)、 ス イ ッ チ （73ι) （732) —— (73m) を通 じて コ ン デ ン サ
    [0064] (74ι) （742) —— (74m) に供給される。 こ の コ ン デ ン サ （74ι) （74m) から の信号が重み付け 回路 （12ι)
    [0065] O PI一一 ( 12m) に供給され、 ビデオ信号が重み付けされて遅延 回路 αΐ)の各 タ ッ プに供給される。
    [0066] こ の装置におい て、 ス ィ ッ チ (73)は例えば垂直同期信 号の前縁以後の所定期間オ ン され、 ス ィ ッ チ （73 ι：) 〜 ( 73m) は前緣の後の遅延回路（IDの遅延時間が経過 した 時点で所定の短期間オ ン さ れる。 なおス ィ ツ チ（Γ1)の ォ ン期間はス ィ ツ チ （73 ι ) 〜 （73m) のオ ン の時点 よ り 後 ま で続 く も の とする。
    [0067] その場合に、 例えば第 9 図 A の よ う な前籙が供給さ れる と、 上述の比較器 (32)〜形成回路 05)を含む回路飾か らは第 9 図 B の よ う な マ ス キ ン グ パ ル ス が取 り 出され コ ン デ ン サ (41)〜比較器 (59)を含む回路 (40)からは第 9 図 C の よ う なパ ルス が取 り 出 される。 そし てこれら力 フ リ ッ ブフ 口 ッ プ回路（6 に供給されて第 9 図 ； の よ う な信 号が形成される ので、 こ の信号を用 て直接ス ィ ッ チ
    [0068] を制御する こ と ができ る。
    [0069] さ ら に こ の信号が単安定マ ル チパイ ブ レータ（8 に供 給されて第 9 図 E の よ う な遅延回路（11)の遅延時間に相 当する パ ルス が形成される と共に、 単安定マル チパ イ ブ レ ー タ（8¾)に供給されて第 9 図 F の よ う なそれよ り わ ず力 に長いノ ノレ ス 力 形 され、 これら 力 ィ ン パ 一 タ （33) を通 じてア ン ド回路 (84)に供給されて第 9 図 Gの よ う な パルス が形成される。 こ の信号が羅動回路 (35)に供給さ れてス ィ ツ チ （73 ι ) 〜 （73m) が制御される 。
    [0070] CMPI
    [0071] mro" こ の よ う に し てデ マルチ プ レ ク サ と遅延回路を共通 に した ゴー ス ト 除去装置が形成される わけであるが、 こ の場合に本発明に よれば、 フ リ ッ プ フ ロ ッ プ回路 (60) から の信号にて直接ス ィ ツチ (71)を制御でき る と共に、 ス ィ ッ チ （73 ι ) 〜 （73m) の制御信号の形成において も 信号が単一パ ル ス化されている ので、 信号の形成が極 めて容易にな る。
    [0072] こ う し て本発明によれば、 簡単な構成で、 良好な基 準時刻信号を得る こ と ができ る。
    [0073] なお本発明は垂直同期信号の前緣に限らず、 他の基 準時刻の検出に も適用でき る。
    [0074] ( 。而一
    权利要求:
    Claims

    特許協力条約第 1 9条 (1)の規定
    に基つ'く説明書
    差換用紙に記載した請求の範囲は最初に提出した請求の範囲 と以下の点で相違する。
    請求の範囲第 1項は本発明の要旨を一層明確にすべく補正し た。
    請求の範囲第 2項、 第 3項は新たに追加した。
    CMPI
    类似技术:
    公开号 | 公开日 | 专利标题
    US8907715B2|2014-12-09|Sampling
    US4833445A|1989-05-23|Fiso sampling system
    CN104115424B|2016-11-02|使用无限脉冲响应判决反馈均衡的光接收器
    US8295296B2|2012-10-23|Programmable high-speed cable with printed circuit board and boost device
    EP0234883B1|1993-06-30|Apparatus and method for random repetitive sampling
    KR960012801B1|1996-09-24|2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기
    JP4701344B2|2011-06-15|Ｔｄｄ無線通信の同期追跡を維持するための方法および装置
    CN101313508B|2011-07-20|相位比较器和相位调整电路
    CA2933452C|2017-03-21|A method and system for reducing distortion of a differential data signal
    DE60102549T2|2005-02-03|Schaltung mit niedriger Leistung und Anstiegszeitsteuerung
    US20100283894A1|2010-11-11|High-speed cable with embedded signal format conversion and power control
    CA1265588A|1990-02-06|Infinite impulse response filters
    US5973536A|1999-10-26|Switched capacitor filter
    KR100639283B1|2006-10-31|스큐에 민감하지 않은 저전압 차동 수신기
    CN1947020B|2011-04-20|采用同步检测和相关采样的测定方法和装置
    US8004435B2|2011-08-23|Discrete-time circuit
    EP1842204B1|2010-12-29|Sample and hold apparatus
    US5754250A|1998-05-19|Synchronizing signal separating apparatus and method
    US4656661A|1987-04-07|Switched capacitor coupled line receiver circuit
    KR970004440B1|1997-03-27|신호 위상 정합 회로
    US5844431A|1998-12-01|Low noise low power CMOS correlated double sampler
    US20040130377A1|2004-07-08|Switched capacitor amplifier circuit and electronic device
    US8401063B2|2013-03-19|Decision feedback equalization scheme with minimum correction delay
    EP0795955A2|1997-09-17|Phase error signal generator
    US6972706B2|2005-12-06|Current folding cell and circuit comprising at least one folding cell
    同族专利:
    公开号 | 公开日
    DE3277434D1|1987-11-05|
    JPS5869183A|1983-04-25|
    US4621288A|1986-11-04|
    EP0091492A4|1985-07-01|
    EP0091492A1|1983-10-19|
    EP0091492B1|1987-09-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1983-04-28| AK| Designated states|Designated state(s): US |
    1983-04-28| AL| Designated countries for regional patents|Designated state(s): DE FR GB NL |
    1983-06-17| WWE| Wipo information: entry into national phase|Ref document number: 1982903182 Country of ref document: EP |
    1983-10-19| WWP| Wipo information: published in national office|Ref document number: 1982903182 Country of ref document: EP |
    1987-09-30| WWG| Wipo information: grant in national office|Ref document number: 1982903182 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP56/168062811021||1981-10-21||
    JP56168062A|JPS5869183A|1981-10-21|1981-10-21|Reference time detecting circuit|DE8282903182T| DE3277434D1|1981-10-21|1982-10-21|Reference time-detecting circuit|
    [返回顶部]